LibCat » Книги » Приключения » unrecognised » Liliana Andrade - Multi-Processor System-on-Chip 2

Liliana Andrade - Multi-Processor System-on-Chip 2

Здесь есть возможность читать онлайн «Liliana Andrade - Multi-Processor System-on-Chip 2» — ознакомительный отрывок электронной книги совершенно бесплатно, а после прочтения отрывка купить полную версию. В некоторых случаях можно слушать аудио, скачать через торрент в формате fb2 и присутствует краткое содержание. Жанр: unrecognised, на английском языке. Описание произведения, (предисловие) а так же отзывы посетителей доступны на портале библиотеки ЛибКат.

Читать книгу

Название:
Multi-Processor System-on-Chip 2
Автор:
Liliana Andrade
Жанр:
unrecognised / на английском языке
Год:
неизвестен
ISBN:
нет данных
Рейтинг книги:
3 / 5. Голосов: 1
Избранное:

Добавить в избранное
Отзывы:
Написать комментарий
Ваша оценка:
- 60
- 1
- 2
- 3
- 4
- 5

Multi-Processor System-on-Chip 2: краткое содержание, описание и аннотация

Предлагаем к чтению аннотацию, описание, краткое содержание или предисловие (зависит от того, что написал сам автор книги «Multi-Processor System-on-Chip 2»). Если вы не нашли необходимую информацию о книге — напишите в комментариях, мы постараемся отыскать её.

A Multi-Processor System-on-Chip (MPSoC) is the key component for complex applications. These applications put huge pressure on memory, communication devices and computing units. This book, presented in two volumes – Architectures and Applications – therefore celebrates the 20th anniversary of MPSoC, an interdisciplinary forum that focuses on multi-core and multi-processor hardware and software systems. It is this interdisciplinarity which has led to MPSoC bringing together experts in these fields from around the world, over the last two decades. <p><i>Multi-Processor System-on-Chip 2</i> covers application-specific MPSoC design, including compilers and architecture exploration. This second volume describes optimization methods, tools to optimize and port specific applications on MPSoC architectures. Details on compilation, power consumption and wireless communication are also presented, as well as examples of modeling frameworks and CAD tools. Explanations of specific platforms for automotive and real-time computing are also included.

Multi-Processor System-on-Chip 2 — читать онлайн ознакомительный отрывок

Ниже представлен текст книги, разбитый по страницам. Система сохранения места последней прочитанной страницы, позволяет с удобством читать онлайн бесплатно книгу «Multi-Processor System-on-Chip 2», без необходимости каждый раз заново искать на чём Вы остановились. Поставьте закладку, и сможете в любой момент перейти на страницу, на которой закончили чтение.

Тёмная тема

Шрифт:

↓

↑

Сбросить

Интервал:

↓

↑

Закладка:

Сделать

Kestel, C., Herrmann, M., and Wehn, N. (2018a). When channel coding hits the implementation wall. 2018 IEEE 10th International Symposium on Turbo Codes Iterative Information Processing (ISTC) , 1–6.

Kestel, C., Weithoffer, S., and Wehn, N. (2018b). Polar code decoder exploration framework. Advances in Radio Science , 16, 43–50.

Kienle, F., Wehn, N., and Meyr, H. (2011). On complexity, energy-and implementation-efficiency of channel decoders. IEEE Transactions on Communications , 59(12), 3301–3310.

Lehnigk-Emden, T., Alles, M., Kestel, C., and Wehn, N. (2019). Polar code decoder framework. 2019 Design, Automation Test in Europe Conference Exhibition (DATE) , 1208–1209.

MacKay, D.J.C. and Neal, R.M. (1997). Near Shannon limit performance of low density parity check codes. Electronics Letters , 33(6), 457–458.

Moore, G.E. (1965). Cramming more components onto integrated circuits. Electronics , 114–117.

Muller, S., Schreger, M., Kabutz, M., Alles, M., Kienle, F., and Wehn, N. (2009). A novel LDPC decoder for DVB-S2 IP. 2009 Design, Automation Test in Europe Conference Exhibition , 1308–1313.

Sarkis, G., Giard, P., Vardy, A., Thibeault, C., and Gross, W.J. (2014). Fast polar decoders: Algorithm and implementation. IEEE Journal on Selected Areas in Communications , 32(5), 946–957.

Schläfer, P., Wehn, N., Alles, M., and Lehnigk-Emden, T. (2013). A new dimension of parallelism in ultra high throughput LDPC decoding. SiPS 2013 Proceedings , 153–158.

Scholl, S., Weithoffer, S., and Wehn, N. (2016). Advanced iterative channel coding schemes: When Shannon meets Moore. 2016 9th International Symposium on Turbo Codes and Iterative Information Processing (ISTC) , IEEE, Brest, France, 406–411.

Shannon, C.E. (1948). A mathematical theory of communication. The Bell System Technical Journal , 27(4), 623–656.

Shockley, W. (1949). The theory of p–n junctions in semiconductors and p–n junction transistors. The Bell System Technical Journal , 28, 435–489.

Thul, M.J., Gilbert, F., Vogt, T., Kreiselmaier, G., and Wehn, N. (2005). A scalable system architecture for high-throughput turbo-decoders. The Journal of VLSI Signal Processing-Systems for Signal, Image, and Video Technology , vol. 39, 152–158.

Vogt, T. and Wehn, N. (2008). A reconfigurable ASIP for convolutional and turbo decoding in an SDR environment. IEEE Transactions on Very Large Scale Integration (VLSI) Systems , 16(10), 1309–1320.

Weithoffer, S., Nour, C., Wehn, N., Douillard, C., and Berrou, C. (2018). 25 years of turbo codes: From Mb/s to beyond 100 Gb/s. International Symposium on Turbo Codes & Iterative Information Processing (ISTC) , December, Hong Kong, China.

1 For a color version of all figures in this book, see www.iste.co.uk/andrade/multi2.zip.

PART 2 Application-specific MPSoC Architectures

Конец ознакомительного фрагмента.

Текст предоставлен ООО «ЛитРес».

Прочитайте эту книгу целиком, купив полную легальную версию на ЛитРес.

Безопасно оплатить книгу можно банковской картой Visa, MasterCard, Maestro, со счета мобильного телефона, с платежного терминала, в салоне МТС или Связной, через PayPal, WebMoney, Яндекс.Деньги, QIWI Кошелек, бонусными картами или другим удобным Вам способом.