Олег Вальпа - Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++
Здесь есть возможность читать онлайн «Олег Вальпа - Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++» весь текст электронной книги совершенно бесплатно (целиком полную версию без сокращений). В некоторых случаях можно слушать аудио, скачать через торрент в формате fb2 и присутствует краткое содержание. Город: Москва, Год выпуска: 2007, ISBN: 2007, Издательство: Горячая линия — Телеком, Жанр: Компьютерное железо, Справочники, на русском языке. Описание произведения, (предисловие) а так же отзывы посетителей доступны на портале библиотеки ЛибКат.
- Название:Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++
- Автор:
- Издательство:Горячая линия — Телеком
- Жанр:
- Год:2007
- Город:Москва
- ISBN:5-93517-342-5
- Рейтинг книги:5 / 5. Голосов: 1
-
Избранное:Добавить в избранное
- Отзывы:
-
Ваша оценка:
Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++: краткое содержание, описание и аннотация
Предлагаем к чтению аннотацию, описание, краткое содержание или предисловие (зависит от того, что написал сам автор книги «Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++»). Если вы не нашли необходимую информацию о книге — напишите в комментариях, мы постараемся отыскать её.
Для специалистов в области разработки цифровой электронной аппаратуры, будет полезна студентам и аспирантам.
Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++ — читать онлайн бесплатно полную книгу (весь текст) целиком
Ниже представлен текст книги, разбитый по страницам. Система сохранения места последней прочитанной страницы, позволяет с удобством читать онлайн бесплатно книгу «Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++», без необходимости каждый раз заново искать на чём Вы остановились. Поставьте закладку, и сможете в любой момент перейти на страницу, на которой закончили чтение.
Интервал:
Закладка:
| Разряд | Исходное состояние | Назначение |
|---|---|---|
| 15 | 0 | Не используется |
| 14…12 | 1 | Циклы ожидания памяти данных от 0 до 7 |
| 11…9 | 1 | Циклы ожидания 3-й группы портов ввода-вывода от 0 до 7 |
| 8…6 | 1 | Циклы ожидания 2-й группы портов ввода-вывода от 0 до 7 |
| 5…3 | 1 | Циклы ожидания 1-й группы портов ввода-вывода от 0 до 7 |
| 2…0 | 1 | Циклы ожидания 0-й группы портов ввода-вывода от 0 до 7 |
Таблица 4.2в Регистры таймера
| Разряд | Исходное состояние | Назначение |
|---|---|---|
| Регистр периода таймера TPERIOD, адрес памяти данных=0x3FFD | ||
| 15…0 | X | Период таймера от 0 до 0xFFFF |
| Регистр счетчика таймера TCOUNT, адрес памяти данных=0x3FFC | ||
| 15…0 | X | Счетчик таймера от 0 до 0xFFFF |
| Регистр масштабирования таймера TSCALE, адрес памяти данных=0x3FFB | ||
| 15…8 | 0 | Не используются |
| 7…0 | X | Масштабирование таймера от 0 до 0xFF |
Таблица 4.2г Регистры последовательного порта SPORT0
| Разряд | Исходное состояние | Назначение |
|---|---|---|
| Регистр разрешения многоканального приема S0RW1, адрес памяти данных = 0x3FFA | ||
| 15…0 | X | Разрешение приема канала 31…16 |
| Регистр разрешения многоканального приема S0RW0, адрес памяти данных = 0x3FF9 | ||
| 15…0 | X | Разрешение приема канала 15…0 |
| Регистр разрешения многоканальной передачи S0TW1, адрес памяти данных=0x3FF8 | ||
| 15…0 | X | Разрешение передачи канала 31…16 |
| Регистр разрешения многоканальной передачи S0TW0, адрес памяти данных=0x3FF7 | ||
| 15…0 | X | Разрешение передачи канала 15…0 |
| Регистр управления S0CR, адрес памяти данных=0x3FF6 | ||
| 15 | 0 | Разрешение многоканальности: 0 — запрещено, 1 — разрешено |
| 14 | 0 | Разрешение внутреннего тактового генератора: 0 — запрещен, 1 — разрешен |
| 13 | 0 | Требование кадровой синхронизации приема: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) |
| 12 | 0 | Требование широкого кадрового импульса приемника: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) |
| 11 | 0 | Требование кадровой синхронизации передатчика: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) |
| 10 | 0 | Требование широкого кадрового импульса передатчика: 0 — не требуется, 1 — требуется (в многоканальном режиме — задержка) |
| 9 | 0 | Разрешение внутреннего тактового генератора передатчика: 0 — запрещен, 1 — разрешен (в многоканальном режиме — число каналов: 0 — 24 канала, 1 — 32 канала) |
| 8 | 0 | Разрешение внутреннего кадрового генератора приемника: 0 — запрещено, 1 — разрешено |
| 7 | 0 | Разрешение инвертирования кадрового генератора передатчика: 0 — запрещено, 1 — разрешено (только в многоканальном режиме) |
| 6 | 0 | Разрешение инвертирования кадрового генератора приемника: 0 — запрещено, 1 — разрешено |
| 5, 4 | 0 | Формат данных: 00 — выравнивание по правому краю, старшие биты=0, 01 — выравнивание по правому краю, старшие биты=знаку, 10 — компандирование по МЮ закону, 11 — компандирование по А закону |
| 3…0 | 0 | Длина слова минус 1 |
| Регистр делителя тактовых импульсов S0CLKDIV, адрес памяти данных = 0x3FF5 | ||
| 15…0 | 0 | Делитель частоты тактовых импульсов = (CLKOUT/2*SCLK)-1 |
| Регистр делителя кадровых импульсов приемника S0RFDIV, адрес памяти данных=0x3FF4 | ||
| 15...0 | 0 | Делитель частоты тактовых импульсов = (SCLK/RFS)-1 |
| Регистр управления авто буферизацией S0ABUF, адрес памяти данных = 0x3FF3 | ||
| 15 | 0 | Не используется |
| 14 | 0 | Бит разрешения CLKOUT |
| 13 | 0 | Не используется |
| 12 | 0 | Бит управления округлением со смещением |
| 11…9 | 0 | Номер индексного регистра передатчика |
| 8, 7 | 0 | Номер регистра модификатора передатчика |
| 6…4 | 0 | Номер индексного регистра приемника |
| 3, 2 | 0 | Номер регистра модификатора приемника |
| 1 | 0 | Разрешение автобуферизации передатчика |
| 0 | 0 | Разрешение автобуферизации приемника |
Таблица 4.2д Регистры последовательного порта SPORT1
| Разряд | Исходное состояние | Назначение |
|---|---|---|
| Регистр управления S1CR, адрес памяти данных=0x3FF2 | ||
| 15 | 0 | Флаг FO (только чтение) |
| 14 | 0 | Разрешение внутреннего тактового генератора: 0 — запрещен, 1 — разрешен |
| 13 | 0 | Требование кадровой синхронизации приема: 0 — не требуется, 1 — требуется |
| 12 | 0 | Требование широкого кадрового импульса приемника: 0 — не требуется, 1 — требуется |
| 11 | 0 | Требование кадровой синхронизации передатчика: 0 — не требуется, 1 — требуется |
| 10 | 0 | Требование широкого кадрового импульса передатчика: 0 — не требуется, 1 — требуется |
| 9 | 0 | Разрешение внутреннего тактового генератора передатчика: 0 — запрещен, 1 — разрешен |
| 8 | 0 | Разрешение внутреннего кадрового генератора приемника: 0 — запрещено, 1 — разрешено |
| 7 | 0 | Разрешение инвертирования кадрового генератора передатчика: 0 — запрещено, 1 — разрешено |
| 6 | 0 | Разрешение инвертирования кадрового генератора приемника: 0 — запрещено, 1 — разрешено |
| 5, 4 | 0 | Формат данных: 00 — выравнивание по правому краю, старшие биты=0, 01 — выравнивание по правому краю, старшие биты=знаку, 10 — компандирование по МЮ закону, 11 — компандирование по А закону |
| 3…0 | 0 | Длина слова минус 1 |
| Регистр делителя тактовых импульсов S1CLKDIV, адрес памяти данных=0x3FF1 | ||
| 15…0 | 0 | Делитель частоты тактовых импульсов = (CLKOUT/2*SCLK)-1 |
| Регистр делителя кадровых импульсов приемника S1RFDIV, адрес памяти данных=0x3FF0 | ||
| 15…0 | 0 | Делитель частоты тактовых импульсов = (SCLK/RFS)-1 |
| Регистр управления автобуферизацией S1ABUF, адрес памяти данных=0x3FEF | ||
| 15 | 0 | Блокирование вывода XTAL в режиме пониженной мощности: 0 — активен, 1 — блокирован (этот вывод должен быть блокирован, если к процессору подключен генератор, а не кварцевый резонатор) |
| 14 | 0 | Разрешение задержки запуска процессора из режима пониженной мощности на 4096 циклов: 0 — запрещено, 1 — разрешено |
| 13 | 0 | Принудительный вход в режим пониженной мощности: 0 — нормальный режим, 1 — режим пониженной мощности (осуществляется переход на вектор прерывания пониженной мощности) |
| 12 | 0 | Принудительный перезапуск процессора при подаче питания: 0 — нормальный режим, 1 — программный перезапуск |
| 11…9 | 0 | Номер индексного регистра передатчика |
| 8, 7 | 0 | Номер регистра модификатора передатчика |
| 6…4 | 0 | Номер индексного регистра приемника |
| 3, 2 | 0 | Номер регистра модификатора приемника |
| 1 | 0 | Разрешение автобуферизации передатчика |
| 0 | 0 | Разрешение автобуферизации приемника |
Таблица 4.2е Регистры управления программируемыми флагами
Читать дальшеИнтервал:
Закладка:
Похожие книги на «Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++»
Представляем Вашему вниманию похожие книги на «Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++» списком для выбора. Мы отобрали схожую по названию и смыслу литературу в надежде предоставить читателям больше вариантов отыскать новые, интересные, ещё непрочитанные произведения.
Обсуждение, отзывы о книге «Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++» и просто собственные мнения читателей. Оставьте ваши комментарии, напишите, что Вы думаете о произведении, его смысле или главных героях. Укажите что конкретно понравилось, а что нет, и почему Вы так считаете.