Пауль Хоровиц - Искусство схемотехники. Том 3 [Изд.4-е]

Организация порта микропереключателей также не сложна. На выходе использован трехстабильный 8-разрядный инвертирующий буфер `240, управляемый уровнями от микропереключателей с принудительной установкой верхнего уровня. Разрешающим сигналом буфера служит тот же сигнал декодирования адреса LEDSW ' , на этот раз объединенный с RD ' . Другими словами, если вы записываете по адресу $86000, данные индицируются на ЭЛД; если вы читаете, то считывается байт, характеризующий установку микропереключателей. Поскольку мы использовали инвертирующий буфер, замкнутый переключатель считывается как 1, а не 0.

АЦП и ЦАПы . Эти порты устроены так же просто. Обе микросхемы конвертеров являются «комплексными», со встроенными таймерами и опорными источниками. АЦП AD670 удовлетворяет протоколу сигналов R/W ' и DS ' , поскольку снабжен входами направления и разрешения кристалла. Запись (разрешение микросхемы осуществляется низким уровнем R/W ' ) начинает преобразование, в то время как чтение позволяет получить результирующий байт. В цикле записи АЦП фиксирует два бита данных: BPO/UPO ' управляет диапазоном входных сигналов (высокий уровень — биполярный сигнал, низкий — однополярный), a FMT определяет формат цифрового выхода (высокий — дополнение до двух, низкий — беззнаковое двоичное представление). Выходной сигнал DONE говорит об окончании преобразования; мы отказались от использования этого сигнала, потому что, как нам кажется, проще выполнить несколько команд NOP в течение времени преобразования (длительность которого не превышает 10 мкс), чем организовывать опрос флага.

Микросхема AD670, как большинство периферийных микросхем, не отличается быстротой реакции в своей интерфейсной части. Ей требуется строб СЕ ' по меньшей мере длительностью 300 нc в цикле записи, в цикле же чтения время доступа с момента установки СЕ ' составляет 250 нc. Обратившись к рис. 11.4, вы увидите, что эти величины не удовлетворяют требованиям временной синхронизации МП 68008 в случае нормального (без состояний ожидания) цикла магистрали. Однако при двух состояниях ожидания (которые наша схема генерирует для всех адресов от $80000 и выше) все согласуется: сигнал DS ' в цикле записи получает длительность 390 нc, а в цикле чтения он должен поддерживаться в установленном состоянии в течение 487 нc.

ЦАП AD558 также является комплексным конвертером; ему требуется единственное напряжение питания +5В, а на выходе образуется сигнал напряжения. В микросхему можно только записывать, поэтому мы использовали строб WR ' для разрешения микросхемы, а сигнал декодирования адреса — для выбора микросхемы. Здесь также временные соотношения не будут удовлетворяться при отсутствии состояния ожидания: AD558 требует наличия данных за 200 нc до среза сигнала СЕ ' , а минимальная длительность СЕ ' составляет 150 нc. Без состояний ожидания вы получите только 180 нc и 140 нc, соответственно; два состояния ожидания увеличат эти интервалы до удовлетворительных значений 430 нc и 390 нc.

Последовательный и параллельный порты. Типичными представителями перифейрийных БИС являются микросхемы Zilog 8530 SCC (последовательный порт) и 8536 СIO (параллельный порт и таймер). Такого рода микросхемы отличаются необычной гибкостью и умопомрачительным количеством рабочих режимов, программируемых путем засылки управляющих байтов во внутренние регистры. Некоторые из этих микросхем по сложности приближаются к микропроцессорам (см. рис. 11.13), и чтобы научиться программировать их работу, вам придется затратить немало времени.

Рис. 11.13. Структурная схема последовательного порта Zilog 8530.

Примечание: BR— запрос шины; FIFO— «пеpвым вошел, первым вышел»; TxD— сигнал передачи; RxD— сигнал приема; NRZ1— кодирование без возвращения к нулю с инверсией; CRC— контроль циклическим избыточным кодом; DPLL— фазовая автоподстройка частоты; SDLC— синхронное управление линиями передачи данных.

Хотя периферийные БИС обычно разрабатываются под конкретные микропроцессоры, общность их характеристик позволяет использовать микросхемы, предназначенные для поддержки определенного семейства микропроцессоров, с процессорами других фирм. Микросхемы Zilog 85хх претендуют на роль универсальных, «магистрально-независимых» периферийных устройств, хотя при использовании их с МП 68008 возникает некоторая несовместимость в отношении строба RD ' , которую мы снимем, образовав задержанный строб RD ' .