Лекции по схемотехнике

D-триггеры — это электронные устройства с двумя устойчивыми выходными состояниями и одним информационным входом D.

Характеристическое уравнение триггера: Q n +1= D n . Оно означает, что логический сигнал Q n +1повторяет значение сигнала, установленное на входе триггера в предшествующий момент времени.

Благодаря включению элемента D1 на входы RS-триггера поступают разнополярные сигналы (Рисунок 47,а), поэтому запрещённое состояние входных сигналов исключено но время задержки распространения сигнала элемента D1 должно быть меньше, чем у элементов D2 и D3 ( t зд.р 1< t зд.р 2= t зд.р 3).

В приведённой выше схеме D-триггера вследствие задержки распространения сигналов сигнал на выходе Q появляется с определённой задержкой, как показано на рисунке 47,б. Таким образом, в асинхронном D-триггере задержка определяется параметрами элементов схемы.

Условное графическое изображение асинхронного D-триггера приведено на рисунке 47,в.

Рисунок 47 Асинхронный D-триггер

Тактируемый D-триггер состоит из ЯП и ЛУ на двух логических элементах И-НЕ, как показано на рисунке 48,а. Триггер устанавливается в состояние Q n +1= D n только с приходом тактирующего импульса C=1, поэтому задержка тактируемого D-триггера определяется временем прихода тактового импульса. УГО тактируемого D-триггера приведено на рисунке 48,б.

Рисунок 48 Тактируемый D-триггер — а) и его УГО — б);

DV-триггер — в) и его УГО — г).

В схеме D-триггера часто параллельно входу C изготавливается ещё один вход V, как показано на рисунке 48,в. Такой триггер называется DV-триггером. При V=1 DV-триггер работает как обычный D-триггер, а при V=0 как бы защёлкивается и хранит ранее записанную информацию. Отсюда его второе название «триггер-защёлка», его УГО показано на рисунке 48,г.

D-триггер, тактируемый фронтом, построен по схеме «мастер-помощник» на двух триггерах D1 и D2, тактируемых импульсом и одном инверторе D3 (Рисунок 49,а). Такие схемы называются двухступенчатыми. Из схемы видно, что информационный вход D второго триггера соединён с выходом Q1, то есть триггеры по сигналу соединены последовательно. Инвертор является элементом развязки этих двух триггеров. Триггер D1 «мастер» тактируется прямым уровнем синхросигнала, а «помощник» D2-инверсным. При C=1 информация с входа D записывается на выход Q1, триггер D2 при этом закрыт. При переходе тактового сигнала C из 1 в 0 на тактовом входе триггера D2 формируется сигнал , триггер D2 открывается и записывает на основной выход Q информацию с выхода Q1. Таким образом, двухступенчатый триггер тактируется задним фронтом сигнала C, что и отмечается косой чертой на входе C УГО (Рисунок 49,б).

Рисунок 49 D-триггер, тактируемый фронтом, — а) и его УГО — б).

Т-триггер или счётный триггер, имеет один счётный вход Т и два выхода (Рисунок 50,а). Функционирование триггера определяется уравнением:

Из уравнения следует, что Т-триггер каждый раз изменяет своё состояние на противоположное с приходом на счётный вход Т очередного тактирующего импульса длительностью t и . Этому способствует наличие перекрёстных обратных связей с выходов триггера на входы элементов D1 и D2. Для надёжной работы триггера, с целью сохранения информации о предыдущем состоянии триггера в момент его переключения, в схему вводят элементы задержки, имеющие время задержки t з > t и .

Рисунок 50 Т-триггеры: — а) структурная схема, б) УГО TV-триггера,

в) Т-триггер на основе D-триггера.

По окончании действия тактирующего импульса.

Пусть в исходном состоянии Q=1. Сигнал T=1 откроет элемент D2, так как на втором входе D2 имеется сигнал лог «1» с выхода Q, а элемент D1 будет закрыт. Триггер переходит в состояние Q=0. Вентиль D2 остаётся открытым в течение времени t и , т.к. сигнал Q=1 будет задержан ЛЗ 1на время τ з > t и . В то же время сигнал не попадёт на вентиль D1 из-за временной задержки ЛЗ 2. При отсутствии элементов задержки возможно неоднократное переключение триггера при условии, если длительность импульса t и значительно превышает время переключения триггера.