Каждый модуль SDRAM делится на два или четыре банка памяти. Двойные модули SDRAM используют чипы 16 мегабит SDRAM (объемом 32 Мб или меньше) и имеют только два банка памяти. Модули SDRAM, которые используют чипы памяти 64 мегабит – 256 мегабит, имеют четыре банка памяти. Все модули SDRAM объемом 64 Мб и более имеют четыре банка памяти.
Если вы используете один двойной модуль SDRAM, настройте данную функцию на 2-Bank.Это единственное значение, которое доступно для одного двойного модуля SDRAM.
Если вы используете два и более двойных модуля SDRAM, то можете использовать как значение 4-Bank,так и значение 2-Bank.Конечно, мы рекомендуем выбрать настройку 4-Bank,чтобы улучшить производительность при чередовании.
Если вы используете модули SDRAM с четырьмя банками памяти, вы можете использовать как значение 4-Bank,так и значение 2-Bank.Конечно, мы рекомендуем выбрать настройку 4-Bank,чтобы улучшить производительность при чередовании.
Так как значение 4-Bankулучшает производительность при чередовании, советуем выбрать эту настройку, если ваша система ее поддерживает. Значение 2-Bankследует выбирать только в том случае, если ваша система работает с одним двойным модулем SDRAM.
Обратите внимание: компания Award (сейчас входит в состав компании Phoenix Technologies) рекомендует отключить чередование банков SDRAM при использовании модулей 16 мегабит SDRAM. Причина заключается в том, что ранние модули 16 мегабит SDRAM нестабильно работают с чередованием. Все современные модули SDRAM поддерживают чередование без проблем.
SDRAM Bank-to-Bank Delay (Задержка при передаче данных между банками SDRAM)
Обычные опции:2 Cycles, 3 Cycles.
Эта функция BIOS определяет минимальное время между успешными командами ACTIVATEдля одного и того же устройства DDR. Чем меньше задержка, тем быстрее может активироваться следующий банк для чтения или записи. Так как активация строки требует большой силы тока, короткая задержка может привести к выбросам тока.
При работе на обычном компьютере мы рекомендуем использовать задержку в 2 цикла, так как выбросы тока не имеют большого значения. Повышенная производительность при настройке более короткой задержки заслуживает отдельного внимания. Более короткая задержка приводит к тому, что активация банк-банк занимает на один цикл меньше. Это позволяет улучшить производительность устройства DDR.
Переключайтесь на 3 цикла только в том случае, если у вас возникли проблемы с настройкой на 2 цикла.
SDRAM Burst Len (Продолжительность операции SDRAM)
Обычные опции:4, 8.
Эта функция BIOS позволяет управлять продолжительностью операции.
Если вы выберите значение 4,это значит, что операция может состоять максимум из четырех чтений или четырех записей.
Если вы выберите значение 8,это значит, что операция может состоять максимум из восьми чтений или восьми записей.
Так как начальное время ожидания CAS фиксировано для каждой операции, увеличение ее продолжительности приводит к тому, что удается записать или считать больше данных и с меньшей задержкой, чем при меньшей продолжительности. Поэтому операция с продолжительностью 8 выполняется быстрее, чем операция с продолжительностью 4.
Рекомендуем выбрать значение 8,чтобы повысить производительность системы.
SDRAM Burst Length (Продолжительность операции SDRAM)
Обычные опции:4, 8.
Эта функция BIOS позволяет управлять продолжительностью операции.
Если вы выберите значение 4,это значит, что операция может состоять максимум из четырех чтений или четырех записей.
Если вы выберите значение 8,это значит, что операция может состоять максимум из восьми чтений или восьми записей.
Так как начальное время ожидания CAS фиксировано для каждой операции, увеличение ее продолжительности приводит к тому, что удается записать или считать больше данных и с меньшей задержкой, чем при меньшей продолжительности. Поэтому операция с продолжительностью 8 выполняется быстрее, чем операция с продолжительностью 4.
Рекомендуем выбрать значение 8,чтобы повысить производительность системы.
SDRAM CAS Latency Time (Время ожидания SDRAM CAS)
Обычные опции:2, 3 (память SDR) или 1.5, 2, 2.5, 3 (память DDR)
Эта функция BIOS управляет задержкой (в циклах) между сигналом CAS и моментом, когда данные станут доступны в ячейке памяти. Кроме того, данная опция определяет количество циклов, которое требуется для завершения первой части операции. Другими словами, чем меньше время ожидания CAS, тем быстрее выполняется чтение и запись в память.
Читать дальше
Конец ознакомительного отрывка
Купить книгу